Samsung i IBM su objavili da su premostili ključnu prepreku u proizvodnji poluprovodnika, a to bi moglo da omogući izradu procesora zasnovanih na tehnologiji manjoj od jednog nanometra
Prvog dana IEDM konferencije u San Francisku, IBM i Samsung su predstavili novi dizajn za vertikalno slaganje tranzistora na čipu.
Kod trenutnih procesora i SoC-a, tranzistori leže ravno na površini silicijuma, a zatim električna struja teče s jedne na drugu stranu. Nasuprot tome, tranzistori sa vertikalnim transportnim efektom polja (VTFET) sjede okomito jedan na drugi, a struja teče okomito.
Prema IBM-u i Samsung-u, ovaj dizajn ima dvije prednosti. Prvo, omogućiće im da zaobiđu mnoga ograničenja performansi kako bi proširili Mooreov zakon izvan IBM-ove trenutne tehnologije nanolistova.
Što je još važnije, dizajn dovodi do manje izgubljene energije zahvaljujući većem protoku struje. Procjenjuju da će VTFET dovesti do procesora koji su ili dvostruko brži ili troše 85 posto manje energije od čipova dizajniranih sa FinFET tranzistorima.
IBM i Samsung tvrde da bi proces jednog dana mogao da omogući telefone koji rade cijelu sedmicu sa jednim punjenjem. Kažu da bi to takođe moglo učiniti određene energetski intenzivne zadatke, uključujući kriptomining, energetski efikasnijim i stoga manje utjecajnim na okolinu.
IBM i Samsung nisu rekli kada planiraju komercijalizovati dizajn. Nisu jedine kompanije koje pokušavaju da pređu 1-nanometarsku barijeru. U julu, Intel je rekao da ima za cilj da finalizuje dizajn za čipove veličine angstroma do 2024. Kompanija planira da postigne taj podvig koristeći svoj novi „Intel 20A“ čvor i RibbonFET tranzistore.
IBM je pojasnio da će mu VTFET pomoći da se proširi izvan svoje postojeće nano tehnologije, ne nužno na čipove gušće od 1nm. Takođe je navedeno da možete imati ekstremna poboljšanja u performansama ili vijeku trajanja baterije, ali ne oboje.
(Engadet)
